RECEIVED

0 9 JAN 2004

**WIPO** 

PCT

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年11月15日

出 願 番 号 Application Number:

特願2002-332855

[ST. 10/C]:

[JP2002-332855]

出 願 人
Applicant(s):

松下電器産業株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月18日





【書類名】

特許願

【整理番号】

5038040136

【提出日】

平成14年11月15日

【あて先】

特許庁長官 殿

【国際特許分類】

H04N

【発明者】

大阪府門真市大字門真1006番地 松下電器産業株式 【住所又は居所】

会社内

【氏名】

米田 耕二郎

【発明者】

大阪府門真市大字門真1006番地 松下電器産業株式 【住所又は居所】

会社内

【氏名】

藤井 俊哉

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

岩澤 高広

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

山口 琢己

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 110000040

【氏名又は名称】 特許業務法人池内・佐藤アンドパートナーズ

【代表者】

池内 寛幸

【電話番号】

06-6135-6051

2/E

【手数料の表示】

【予納台帳番号】 139757

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0108331

【プルーフの要否】

#### 【書類名】 明細書

【発明の名称】 撮像装置

#### 【特許請求の範囲】

【請求項1】 被写体を撮像するための撮像素子と、

前記撮像素子を駆動するための駆動信号を前記撮像素子へ供給する駆動信号供 給器とを具備しており、

前記撮像素子には、マトリックス状に配置された複数の画素ユニットが設けられており、

各画素ユニットは、前記被写体からの入射光を信号電荷に光電変換する光電変換素子と、

前記光電変換素子によって光電変換された前記信号電荷を読み出す読み出しトランジスタと、

前記読み出しトランジスタによって読み出された前記信号電荷を蓄積する蓄積 素子と、

前記蓄積素子に蓄積された前記信号電荷に基づいて電圧信号を検出する検出トランジスタと、

前記検出トランジスタによって前記電圧信号が検出された後で、前記駆動信号 供給器によって供給された前記駆動信号に基づいて、前記信号電荷をリセットす るためのリセット電位を前記蓄積素子に供給するリセットトランジスタとをそれ ぞれ有しており、

各読み出しトランジスタには、前記信号電荷を読み出すためのゲート電位が供給されるゲート端子がそれぞれ設けられており、

前記読み出しトランジスタは、前記ゲート端子に供給される前記ゲート電位が 第1の状態から第2の状態へ変化したときに前記信号電荷を読み出し、

前記検出トランジスタは、前記読み出しトランジスタに設けられた前記ゲート 端子に供給される前記ゲート電位が前記第2の状態から前記第1の状態に変化し た後で前記電圧信号を検出し、

前記リセットトランジスタによって前記蓄積素子に供給される前記リセット電 位は、前記読み出しトランジスタに設けられた前記ゲート端子に供給された前記 第1の状態のゲート電位と所定のVDD電位との間の中間電位を有していることを特徴とする撮像装置。

【請求項2】 前記リセット電位は、前記リセットトランジスタが前記リセット電位を前記蓄積素子に供給するときに前記リセットトランジスタから前記蓄積素子へ流れ込む電荷が前記読み出しトランジスタに設けられた前記ゲート端子を越えて前記光電変換素子へ流れ込まないように、前記第1の状態のゲート電位との間の差が十分大きい電位になっている、請求項1記載の撮像装置。

【請求項3】 前記第1の状態は、ロー状態であり、 前記第2の状態は、ハイ状態である、請求項1記載の撮像装置。

【請求項4】 前記リセット電位は、グランド電位よりも高くなっており、 前記VDD電位よりも低くなっている、請求項1記載の撮像装置。

【請求項5】 前記第1の状態のゲート電位は、グランド電位である、請求項1記載の撮像装置。

【請求項6】 各リセットトランジスタは、所定のパルス状のリセット信号 に応じて前記リセット電位を前記蓄積素子に供給する、請求項1記載の撮像装置

【請求項7】 前記読み出しトランジスタは、前記ゲート端子に前記ゲート電位を供給するための所定のパルス状のトランス信号に応じて前記信号電荷を読み出す、請求項1記載の撮像装置。

【請求項8】 前記駆動信号供給器は、前記中間電位を有する信号を各リセットトランジスタへ供給する、請求項1記載の撮像装置。

【請求項9】 前記撮像素子は、前記駆動信号供給器によって供給された前 記駆動信号に基づいて、前記中間電位を有する信号を生成して各リセットトラン ジスタへ供給するドライバをさらに有している、請求項1記載の撮像装置。

【請求項10】 前記駆動信号供給器によって供給される前記駆動信号は、 Hi-z の信号を含んでおり、

前記撮像素子は、前記駆動信号供給器によって供給された前記Hi-zの信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するバイアス回路をさらに有している、請求項1記載の撮像装置。

【請求項11】 前記撮像素子に設けられた各検出トランジスタによって検出された前記電圧信号をデジタル信号に変換するアナログデジタルコンバータと

前記アナログデジタルコンバータによって変換された前記デジタル信号に基づいて映像信号を出力する画像処理回路とをさらに具備する、請求項1記載の撮像装置。

## 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明はNMOS型トランジスタによって構成される撮像素子を備えた撮像装置に 関する。

[0002]

#### 【従来の技術】


NMOS型トランジスタによって構成される撮像素子を備えた従来の撮像装置を説明する。図11は、従来の撮像装置90の構成を示すブロック図である。撮像装置90は、被写体を撮像するための撮像素子7を備えている。撮像素子7には、画素部96が設けられている。図12は、画素部96の構成を示す模式図である。画素部96には、マトリックス状に配置された複数の画素ユニット99が設けられている。図13は、各画素ユニット99の構成を示す回路図である。画素ユニット99は、光電変換素子4を有している。光電変換素子4は、フォトダイオードによって構成されており、被写体からの入射光を信号電荷に光電変換する。

#### [0003]

画素ユニット99には、読み出しトランジスタ2が設けられている。読み出しトランジスタ2には、トランス信号10が供給されるゲート端子3が設けられている。読み出しトランジスタ2は、ゲート端子3へ供給されるトランス信号10に応じて、光電変換素子4によって光電変換された信号電荷を読み出す。

#### [0004]

画素ユニット99は、蓄積素子5を有している。蓄積素子5は、フローティン グディフュージョンによって構成されており、読み出しトランジスタ2によって



#### [0005]

画素ユニット99には、検出トランジスタ6が設けられている。検出トランジスタ6は、蓄積素子5に蓄積された信号電荷に基づいて電圧信号を検出する。

#### [0006]

画素ユニット99は、リセットトランジスタ91を有している。リセットトランジスタ91は、検出トランジスタ6によって電圧信号が検出された後で、リセット信号11に応じて、VDDCELL信号89に基づいて信号電荷をリセットするためのリセット電位を蓄積素子5に供給する。

#### [0007]

撮像装置90は、デジタルシグナルプロセッサ (DSP) 97を備えている。 デジタルシグナルプロセッサ97には、駆動信号供給器98が設けられている。 駆動信号供給器98は、VDDCELL信号89とリセット信号11とトランス 信号10とを撮像素子7の画素部96に設けられた各画素ユニット99へ供給する。

#### [0008]


撮像装置90には、アナログデジタルコンバータ(ADC)12が設けられている。アナログデジタルコンバータ12は、各画素ユニット99に設けられた検出トランジスタ6によって検出された電圧信号をデジタル信号に変換する。

#### [0009]

デジタルシグナルプロセッサ97には、画像処理回路13がさらに設けられている。画像処理回路13は、アナログデジタルコンバータ12によって変換されたデジタル信号に基づいて映像信号を生成して撮像装置90の外部へ出力する。

#### [0010]

このように構成された撮像装置 9 0 の動作を説明する。図14 は駆動信号供給器 9 8 から各画素ユニット 9 9 に設けられたリセットトランジスタ 9 1 へ供給される V D D C E L L 信号 8 9 の波形図であり、図15 は撮像素子 7 に設けられた各画素ユニット 9 9 の動作を説明するためのタイミングチャートであり、図16 (a)~(d) は、撮像素子 7 に設けられた各画素ユニット 9 9 における信号電



#### [0011]

まず、時刻Aにおいて光電変換素子4は被写体からの入射光を信号電荷に光電変換する。そして、読み出しトランジスタ2に設けられたゲート端子3へ供給されるトランス信号10がロー状態からハイ状態へ立ち上がった後、時刻Bにおいて読み出しトランジスタ2は、光電変換素子4によって光電変換された信号電荷を読み出す。読み出しトランジスタ2によって読み出された信号電荷は蓄積素子5へ蓄積される。

#### [0012]

次に、読み出しトランジスタ2のゲート端子3へ供給されるトランス信号10 がハイ状態からロー状態に立ち下がった後、時刻Cにおいて、検出トランジスタ 6は、蓄積素子5へ蓄積された信号電荷に基づいて電圧信号を検出する。

#### [0013]

その後、VDDCELL信号89がハイ状態からロー状態に立ち下がる。そして、リセットトランジスタ91に設けられたゲート端子へ供給されるリセット信号11がロー状態からハイ状態へ立ち上がる。次に、時刻DにおいてVDDCELL信号89に基づいてリセットトランジスタ91を通って電荷が蓄積素子5へ流れ込む。その結果、蓄積素子5の電位がロー状態に変化し、蓄積素子5に蓄積された信号電荷がリセットされる。

#### [0014]


#### 【特許文献1】

特開2002-237584号公報

#### [0015]

## 【発明が解決しようとする課題】

しかしながら、前述した従来の撮像装置の構成では、図16(d)に示すように、時刻DにおいてVDDCELL信号89に基づいてリセットトランジスタ91を通って蓄積素子5へ流れ込む電荷は、読み出しトランジスタ2に設けられたゲート端子3を越えて光学変換素子4へ流れ込むおそれがある。このため、光学変換素子4から読み出された信号電荷に基づいて検出された電圧信号を処理して



#### [0016]

本発明は係る問題を解決するためになされたものであり、その目的は、良好な 画質を有する画像を表示することができる映像信号を出力する撮像装置を提供す ることにある。

#### [0017]

## 【課題を解決するための手段】

係る目的を達成するために本発明に係る撮像装置は、被写体を撮像するための 撮像素子と、前記撮像素子を駆動するための駆動信号を前記撮像素子へ供給する 駆動信号供給器とを具備しており、前記撮像素子には、マトリックス状に配置さ れた複数の画素ユニットが設けられており、各画素ユニットは、前記被写体から の入射光を信号電荷に光電変換する光電変換素子と、前記光電変換素子によって 光電変換された前記信号電荷を読み出す読み出しトランジスタと、前記読み出し トランジスタによって読み出された前記信号電荷を蓄積する蓄積素子と、前記蓄 **積素子に蓄積された前記信号電荷に基づいて電圧信号を検出する検出トランジス** タと、前記検出トランジスタによって前記電圧信号が検出された後で、前記駆動 信号供給器によって供給された前記駆動信号に基づいて、前記信号電荷をリセッ トするためのリセット電位を前記蓄積素子に供給するリセットトランジスタとを それぞれ有しており、各読み出しトランジスタには、前記信号電荷を読み出すた めのゲート電位が供給されるゲート端子がそれぞれ設けられており、前記読み出 しトランジスタは、前記ゲート端子に供給される前記ゲート電位が第1の状態か ら第2の状態へ変化したときに前記信号電荷を読み出し、前記検出トランジスタ は、前記読み出しトランジスタに設けられた前記ゲート端子に供給される前記ゲ ート電位が前記第2の状態から前記第1の状態に変化した後で前記電圧信号を検 出し、前記リセットトランジスタによって前記蓄積素子に供給される前記リセッ ト電位は、前記読み出しトランジスタに設けられた前記ゲート端子に供給された 前記第1の状態のゲート電位と所定のVDD電位との間の中間電位を有している ことを特徴とする。

7/



## 【発明の実施の形態】

本実施の形態に係る撮像装置においては、リセットトランジスタによって蓄積素子に供給されるリセット電位は、読み出しトランジスタに設けられたゲート端子に供給された第1の状態のゲート電位と所定のVDD電位との間の中間電位を有している。このため、リセット電位を、第1の状態のゲート電位との間の差が十分大きい電位にすることができるので、リセットトランジスタがリセット電位を蓄積素子に供給するときにリセットトランジスタから蓄積素子へ流れ込む電荷が読み出しトランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込まないようにすることができる。その結果、トランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込む電荷による白キズが生じない良好な画質を得ることができる撮像装置を提供することができる。

## [0019]

前記リセット電位は、前記リセットトランジスタが前記リセット電位を前記蓄 積素子に供給するときに前記リセットトランジスタから前記蓄積素子へ流れ込む 電荷が前記読み出しトランジスタに設けられた前記ゲート端子を越えて前記光電 変換素子へ流れ込まないように、前記第1の状態のゲート電位との間の差が十分 大きい電位になっていることが好ましい。トランジスタに設けられたゲート端子 を越えて光電変換素子へ流れ込む電荷による白キズを防止するためである。

#### [0020]

前記第1の状態は、ロー状態であり、前記第2の状態は、ハイ状態であることが好ましい。ゲート端子に供給されるゲート電位がロー状態からハイ状態へ変化したときに信号電荷を読み出す読み出しトランジスタを使用することができるからである。

#### [0021]

前記リセット電位は、グランド電位よりも高くなっており、前記VDD電位よりも低くなっていることが好ましい。リセットトランジスタから蓄積素子へ流れ込む電荷が読み出しトランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込むことを防止するためである。



前記第1の状態のゲート電位は、グランド電位であることが好ましい。グランド電位によって読み出しトランジスタを制御することができるからである。

#### [0023]

各リセットトランジスタは、所定のパルス状のリセット信号に応じて前記リセット電位を前記蓄積素子に供給することが好ましい。リセットトランジスタがリセット電位を蓄積素子に供給するタイミングを制御するためである。

#### [0024]

前記読み出しトランジスタは、前記ゲート端子に前記ゲート電位を供給するための所定のパルス状のトランス信号に応じて前記信号電荷を読み出すことが好ましい。読み出しトランジスタが信号電荷を光電変換素子から読み出すタイミングを制御するためである。

#### [0025]

前記駆動信号供給器は、前記中間電位を有する信号を各リセットトランジスタ へ供給することが好ましい。リセットトランジスタが中間電圧を有するリセット 電位を蓄積素子に供給するためである。


## [0026]

前記撮像素子は、前記駆動信号供給器によって供給された前記駆動信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するドライバをさらに有していることが好ましい。中間電位を有する信号を生成するための特別な回路を駆動信号供給器に設ける必要がなくなるからである。

#### [0027]

前記駆動信号供給器によって供給される前記駆動信号は、Hi-zの信号を含んでおり、前記撮像素子は、前記駆動信号供給器によって供給された前記Hi-zの信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するバイアス回路をさらに有していることが好ましい。中間電位を有する信号を生成するための特別な回路を駆動信号供給器に設ける必要がなくなるからである。

## [0028]



## [0029]

以下、図面を参照して本発明の実施の形態を説明する。

[0030]

(実施の形態1)

図1は、実施の形態1に係る撮像装置100の構成を示すブロック図である。 撮像装置100は、被写体を撮像するための撮像素子7を備えている。撮像素子7には、画素部16が設けられている。図2は、画素部16の構成を示す模式図である。画素部16には、マトリックス状に配置された複数の画素ユニット9が設けられている。図3は、各画素ユニット9の構成を示す回路図である。画素ユニット9は、光電変換素子4を有している。光電変換素子4は、フォトダイオードによって構成されており、被写体からの入射光を信号電荷に光電変換する。

## [0031]

画素ユニット9には、読み出しトランジスタ2が設けられている。読み出しトランジスタ2には、トランス信号10が供給されるゲート端子3が設けられている。読み出しトランジスタ2は、ゲート端子3へ供給されるトランス信号10に応じて、光電変換素子4によって光電変換された信号電荷を読み出す。


[0032]

画素ユニット9は、蓄積素子5を有している。蓄積素子5は、フローティング ディフュージョンによって構成されており、読み出しトランジスタ2によって読 み出された信号電荷を蓄積する。

[0033]

画素ユニット9には、検出トランジスタ6が設けられている。検出トランジスタ6は、蓄積素子5に蓄積された信号電荷に基づいて電圧信号を検出する。

[0034]



#### [0035]

撮像装置100は、デジタルシグナルプロセッサ (DSP) 17を備えている。デジタルシグナルプロセッサ17には、駆動信号供給器8が設けられている。 駆動信号供給器8は、VDDCELL信号19とリセット信号11とトランス信号10とを、撮像素子7の画素部16に設けられた各画素ユニット9へ供給する

## [0036]

撮像装置100には、アナログデジタルコンバータ(ADC)12が設けられている。アナログデジタルコンバータ12は、各画素ユニット9に設けられた検出トランジスタ6によって検出された電圧信号をデジタル信号に変換する。

## [0037]


デジタルシグナルプロセッサ17には、画像処理回路13がさらに設けられている。画像処理回路13は、アナログデジタルコンバータ12によって変換されたデジタル信号に基づいて映像信号を生成して撮像装置100の外部へ出力する

#### [0038]

このように構成された撮像装置 100 の動作を説明する。図 4 は撮像素子 7 に設けられた各画素ユニット 9 の動作を説明するためのタイミングチャートであり、図 5 (a)  $\sim$  図 5 (d) は、撮像素子 7 に設けられた各画素ユニット 9 9 における信号電荷の動きを説明するための模式図であり、図 6 は駆動信号供給器 8 からリセットトランジスタ 1 へ供給される中間電位信号の波形図である。

#### [0039]

まず、時刻Aにおいて光電変換素子4は被写体からの入射光を信号電荷に光電変換する。そして、読み出しトランジスタ2に設けられたゲート端子3へ供給されるトランス信号10がロー状態からハイ状態へ立ち上がった後、時刻Bにおい



#### [0040]

次に、読み出しトランジスタ2のゲート端子3へ供給されるトランス信号10 がハイ状態からロー状態に立ち下がった後、時刻Cにおいて、検出トランジスタ 6は、蓄積素子5へ蓄積された信号電荷に基づいて電圧信号を検出する。


## [0041]

その後、VDDCELL信号19は、ハイ状態からハイ状態とロー状態との間の中間電位状態に立ち下がる。そして、リセットトランジスタ1に設けられたゲート端子へ供給されるリセット信号11がロー状態からハイ状態へ立ち上がる。次に、時刻DにおいてVDDCELL信号19に基づいてリセットトランジスタ1を通って電荷が蓄積素子5へ流れ込む。その結果、蓄積素子5の電位がハイ状態とロー状態との間の中間電位状態に変化し、蓄積素子5に蓄積された信号電荷がリセットされる。蓄積素子5の電位のハイ状態は例えばVDD電位であり、ロー状態は例えばグランド電位である。

## [0042]

時刻Dにおいて、ハイ状態とロー状態との間の中間電位状態になっている蓄積素子5の電位は、ロー状態になっている読み出しトランジスタ2のゲート電位よりも高くなっている。ハイ状態とロー状態との間の中間電位状態になっている蓄積素子5の電位は、リセットトランジスタ1がリセット電位を蓄積素子5に供給するときにリセットトランジスタ1から蓄積素子5へ流れ込む電荷が読み出しトランジスタ2に設けられたゲート端子3を越えて光電変換素子4へ流れ込まないように、ロー状態になっているゲート電位との間の差が十分大きい電位になっている。このように、リセットトランジスタ91から蓄積素子5へ流れ込む電荷が、読み出しトランジスタ2に設けられたゲート端子3を越えて光学変換素子4へ流れ込むことが防止される。

## [0043]



#### [0044]

以上のように実施の形態1によれば、リセットトランジスタ1によって蓄積素子5に供給されるリセット電位は、読み出しトランジスタ2に設けられたゲート端子3に供給されたVDD電位とグランド電位との間の中間電位を有している。このため、リセット電位を、グランド電位との間の差が十分大きい電位にすることができるので、リセットトランジスタ1がリセット電位を蓄積素子5に供給するときにリセットトランジスタ1から蓄積素子5へ流れ込む電荷が読み出しトランジスタ2に設けられたゲート端子3を越えて光電変換素子4へ流れ込まないようにすることができる。その結果、読み出しトランジスタ2に設けられたゲート端子3を越えて光電変換素子4へ流れ込む電荷による白キズが生じない良好な画質を得ることができる撮像装置を提供することができる。

#### [0045]

#### (実施の形態 2)


図7は、実施の形態2に係る撮像装置100Aの構成を示すブロック図である。図1を参照して前述した実施の形態1に係る撮像装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した実施の形態1に係る撮像装置100と異なる点は、撮像素子7の替わりに撮像素子7Aを有しており、DSP17の替わりにDSP17Aを有している点である。

#### [0046]

DSP17Aには、SSG18が設けられている。SSG18は、ハイ状態とロー状態とを有する図8(a)に示すような同期パルス信号を生成する。

#### [0047]

撮像素子7Aには、ドライバ14が設けられている。ドライバ14は、SSG 18によって生成された同期パルス信号に基づいて、ハイ状態とハイ状態および



#### [0048]

リセットトランジスタ1は、ドライバ14によって供給された中間電位パルス 信号に基づいて、信号電荷をリセットするためのリセット電位を蓄積素子5に供 給する。

#### [0049]

以上のように実施の形態2によれば、撮像素子7Aに設けられたドライバ14は、SSG18によって供給された同期パルス信号に基づいて、中間電位を有する中間電位パルス信号を生成して各リセットトランジスタ1へ供給する。このため、DSP17Aに設けられたSSG18からは中間電位を有する中間電位パルス信号を特別に発生させる必要がなくなる。従って、NMOS型撮像素子を駆動するためのDSP側に特別な回路を設ける必要がなくなる。

## [0050]

## (実施の形態3)


図9は、実施の形態3に係る撮像装置100Bの構成を示すブロック図である。図7を参照して前述した実施の形態2に係る撮像装置100Aの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した実施の形態2に係る撮像装置100Aと異なる点は、撮像素子7Aの替わりに撮像素子7Bを有しており、DSP17Aの替わりにDSP17Bを有している点である。

## [0051]

DSP17Bには、SSG18Bが設けられている。SSG18Bは、図10 (a) に示すような駆動用Hi-z信号を生成する。駆動用Hi-z信号は、所定の期間の間はHi-z信号になっており、他の期間の間はNイレベル(VDDレベル)を有するNイ信号になっている。

## [0052]

撮像素子7日には、バイアス回路15が設けられている。バイアス回路15は



#### [0053]

リセットトランジスタ1は、バイアス回路15によって供給された中間電位パルス信号に基づいて、信号電荷をリセットするためのリセット電位を蓄積素子5に供給する。

#### [0054]

以上のように実施の形態 3 によれば、SSG18B によって供給される駆動用 Hi-z 信号は、Hi-z の信号を含んでおり、撮像素子 7B に設けられたバイアス回路 15 は、SSG18B によって供給されたHi-z の信号に基づいて、中間電位を有する信号を生成して各リセットトランジスタ 1 へ供給する。このため、前述した実施の形態 2 と同様に、D 、SP に設けられた SSG からは中間電位を有する中間電位パルス信号を特別に発生させる必要がなくなる。従って、NM OS型撮像素子を駆動するためのDSP 側に特別な回路を設ける必要がなくなる

#### [0055]

#### 【発明の効果】

以上のように本発明によれば、良好な画質を有する画像を表示することができる映像信号を出力する撮像装置を提供することができる。

#### 【図面の簡単な説明】

#### 【図1】

実施の形態1に係る撮像装置の構成を示すブロック図である。

#### 【図2】

実施の形態1に係る撮像装置に設けられた撮像素子の画素部の構成を示す模式

図である。

#### 【図3】

実施の形態1に係る撮像素子に設けられた画素ユニットの構成を示す回路図である。

#### 【図4】

実施の形態1に係る撮像装置に設けられた撮像素子の画素ユニットの動作を説明するためのタイミングチャートである。

#### [図5]

 $(a) \sim (d)$  は、実施の形態 1 に係る撮像装置に設けられた撮像素子の画素 ユニットにおける信号電荷の動きを説明するための模式図である。

#### 【図6】

実施の形態1に係る撮像装置において駆動信号供給器からリセットトランジスタへ供給される中間電位信号の波形図である。

#### 【図7】

実施の形態2に係る撮像装置の構成を示すブロック図である。

## 【図8】

- (a) は、実施の形態 2 に係る撮像装置において S S G からドライバへ供給される同期パルスの波形図であり、
- (b)は、実施の形態2に係る撮像装置においてドライバからリセットトランジスタへ供給される中間電位信号の波形図である。

#### [図9]

実施の形態3に係る撮像装置の構成を示すブロック図である。

## 【図10】

- (a) は、実施の形態 3 に係る撮像装置において S S G からバイアス回路へ供給される H i z o 信号を説明するための波形図であり、
- (b) は、実施の形態3に係る撮像装置においてバイアス回路からリセットトランジスタへ供給される中間電位信号の波形図である。

## 【図11】

従来の撮像装置の構成を示すブロック図である。

## 【図12】

従来の撮像装置に設けられた撮像素子の画素部の構成を示す模式図である。

#### 【図13】

従来の撮像素子に設けられた画素ユニットの構成を示す回路図である。

#### 【図14】

従来の撮像装置において駆動信号供給器からリセットトランジスタへ供給される駆動信号の波形図である。

#### 【図15】

従来の撮像装置に設けられた撮像素子の画素ユニットの動作を説明するための タイミングチャートである。

#### 【図16】

 $(a) \sim (d)$  は、従来の撮像装置に設けられた撮像素子の画素ユニットにおける信号電荷の動きを説明するための模式図である。


## 【符号の説明】

- 1 リセットトランジスタ
- 2 読み出しトランジスタ
- 3 ゲート端子
- 4 光電変換素子
- 5 蓄積素子
- 6 検出トランジスタ
- 7 撮像素子
- 8 駆動信号供給器
- 9 画素ユニット
- 10 トランス信号
- 11 リセット信号
- 12 アナログデジタルコンバータ
- 13 画像処理装置
- 14 ドライバ
- 15 バイアス回路


- 16 画素部
- 17 デジタルシグナルプロセッサ
- 18 SSG
- 19 VDDCELL信号



【図1】



【図2】



【図3】






図4】




---> 時間


# [図5]




【図6】









【図8】












# 【図10】







# 【図11】









【図13】




【図14】



【図15】









## 【要約】

【課題】 良好な画質を有する画像を表示することができる映像信号を出力する 撮像装置を提供する。

【解決手段】 撮像素子は、光電変換素子と読み出しトランジスタと蓄積素子と検出トランジスタとリセットトランジスタとを有しており、読み出しトランジスタは、ゲート端子に供給されるゲート電位が第1の状態から第2の状態へ変化したときに信号電荷を読み出し、検出トランジスタは、読み出しトランジスタに設けられたゲート端子に供給されるゲート電位が第2の状態から第1の状態に変化した後で電圧信号を検出し、リセットトランジスタによって蓄積素子に供給されるリセット電位は、読み出しトランジスタに設けられたゲート端子に供給された第1の状態のゲート電位と所定のVDD電位との間の中間電位を有している。

【選択図】 図5

## 特願2002-332855

## 出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

1990年 8月28日 新規登録

住 所 名

大阪府門真市大字門真1006番地

松下電器産業株式会社